ICHIP2-M01
进行中
KV 写回闭环
2026-06-06
把 `kv_read_dma` 从“能读并顺序写 SRAM”补成“写回落点可控、可缓冲、可接多 bank”的稳定数据路径。
- read-data FIFO
- byte-lane steering
- SRAM bank 选择
- destination offset 控制
从 2026-05-31 起的阶段目标和预估完成时间。里程碑编号采用 `ICHIP2-Mxx`,任务编号采用全局 `ICHIP2-0001` 递增。
把 `kv_read_dma` 从“能读并顺序写 SRAM”补成“写回落点可控、可缓冲、可接多 bank”的稳定数据路径。
把现有 deterministic PASS 扩展成能覆盖边界条件的可复现回归。
补齐 QK、online softmax、PV accumulation 的关键路径,让 attention 从局部算子走向闭环。
把单块 RTL 编排成一层 decoder 的端到端 smoke path,接入更真实的 top-level scheduler。
| 阶段 | 编号 | 验收交付物 | 主要风险 |
|---|---|---|---|
| KV 写回闭环 | ICHIP2-M01 | 覆盖 `ICHIP2-0010`、`ICHIP2-0014`、`ICHIP2-0016`:FIFO、byte-lane steering、SRAM bank 选择、destination offset;相关 testbench 通过;验证报告和日报同步。 | AXI/RDATA 顺序、地址映射、bank 冲突。 |
| 随机化验证加固 | ICHIP2-M02 | 覆盖 `ICHIP2-0004`、`ICHIP2-0005`、`ICHIP2-0016`:AXI BFM、随机 burst/backpressure/error 测试、golden checks 扩展、可复现回归报告。 | 覆盖率不足、假阳性、测试复杂度上升。 |
| 在线 attention 闭环 | ICHIP2-M03 | 覆盖 `ICHIP2-0009`、`ICHIP2-0017`:固定点误差预算、attention RTL 或清晰实现计划、波形/仿真证据、架构评估更新。 | 数值稳定性、长上下文带宽压力、mask/scale 精度。 |
| 单层 decoder 调度 | ICHIP2-M04 | 覆盖 `ICHIP2-0011`、`ICHIP2-0018`、`ICHIP2-0019`:scheduler 接入、AXI write-side DMA / 输出路径、一层 smoke test、top synthesis 报告更新。 | scheduler 单体化、时序压力、SRAM/AXI 写路径整合风险。 |